This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent Number:

JP7201716

Publication date:

1995-08-04

Inventor(s):

OGAWA TORU

Applicant(s):

SONY CORP

Requested Patent:

JP7201716

Application Number: JP19930352031 19931229

Priority Number(s):

IPC Classification:

H01L21/027; G03F7/11; H01L21/318

EC Classification:

Equivalents:

JP3326943B2

Abstract

Citation 1

PURPOSE: To provide a semiconductor device and its manufacturing method capable of avoiding the decomposition of a reflection preventive film having stoichiometrically unstable bonds as well as forming a highly stable fine pattern.

CONSTITUTION:A reflection preventive film 12 having stoichiometrically unstable bonds is formed on an underneath substrate; a protective film 14 suppressing the change in the optical requirements of this reflection preventive film 12 is formed; and then a resist film is formed on this protective film 14 directly or through the intermediary of an interlayer film so as to be processed according, to a specific pattern using photolithography.

Data supplied from the esp@cenet database - 12

EL979978767



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-201716

(43)公開日 平成7年(1995)8月4日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ		技術表示箇所
H 0 1 L 21/027					
G03F 7/11	503				
H 0 1 L 21/318	С	7352 - 4M			
		7352-4M	H01L	21/30 5 7 4	
			審査請求	未請求 請求項の数11	FD (全 16 頁)
(21)出願番号	特顏平5-352031		(71)出願人	000002185	
				ソニー株式会社	
(22)出願日	平成5年(1993)12月29日			東京都品川区北品川6-	丁目7番35号
			(72)発明者	小川 透	
				東京都品川区北品川6- 一株式会社内	丁目7番35号 ソニ
			(74)代理人	弁理士 佐藤 隆久	

(54) 【発明の名称】 半導体装置の製造方法および半導体装置

(57)【要約】

【目的】 化学量論的に不安定な結合を有する反射防止 膜の変質を防ぎ、良好に安定した微細パターンを形成す ることができる半導体装置の構造およびその製造方法を 提供すること。

【構成】 下地基板上に、化学量論的に不安定な結合を 有する反射防止膜12を形成し、この反射防止膜12上 に、この反射防止膜12の光学条件の変化を抑止する保 護膜14を形成し、この保護膜14上に、直接または層 間膜を介して、レジスト膜を形成し、このレジスト膜を フォトリソグラフィー法により所定のパターンに加工す る。



【特許請求の範囲】

【請求項1】 下地基板上に、フォトリソグラフィー法 により所定パターンのレジスト膜を形成し、このレジス ト膜をマスクとして、エッチングを行い、上記下地基板 を加工する半導体装置の製造方法であって、

上記下地基板上に、化学量論的に不安定な結合を有する 反射防止膜を形成する工程と、

この反射防止膜上に、この反射防止膜の光学条件の変化 を抑止する保護膜を形成する工程と、

この保護膜上に、直接または層間膜を介して、レジスト 10 膜を形成する工程と、

このレジスト膜をフォトリソグラフィー法により所定の パターンに加工する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項2】 上記反射防止膜が、Si.O,N. (た だし、xは0を含まない実数、yは0を含む実数、zは 0を含まない実数)で構成される請求項1に記載の半導 体装置の製造方法。

【請求項3】 上記保護膜が、この保護膜上に形成され る層間膜と略同等の光学特性を有する材質で構成される 20 請求項1または2に記載の半導体装置の製造方法。

【請求項4】 上記保護膜は、露光用光の波長における 屈折率(n)が1.4以上1.7以下の無機膜で構成さ れ、上記層間膜が、酸化シリコン膜で構成される請求項 1~3のいずれかに記載の半導体装置の製造方法。

上記保護膜が、プラズマTEOS法によ 【請求項5】 り成膜される膜である請求項1~4のいずれかに記載の 半導体装置の製造方法。

【請求項6】 上記保護膜が、上記反射防止膜の成膜温 度以下の温度で成膜される請求項1~5のいずれかに記 30 載の半導体装置の製造方法。

【請求項7】 上記保護膜が、絶縁膜であり、この保護 膜が、層間膜を兼ねる請求項1~6のいずれかに記載の 半導体装置の製造方法。

【請求項8】 MOSトランジスタが形成された半導体 装置において、

MOSトランジスタのゲート電極の上に、Si.O,N (ただし、xは0を含まない実数、yは0を含む実 数、zは0を含まない実数)で構成される反射防止膜が 成膜してあり、この反射防止膜の上に、この反射防止膜 40 は、 $\lambda = 248 nm oKrFを仮定した。実デバイスに$ の光学条件の変化を抑止する保護膜が成膜してあり、こ の保護膜が、ゲート電極のオフセット酸化膜の少なくと も一部である半導体装置。

【請求項9】 下層配線層と、層間絶縁膜と、上層配線 層とを有し、層間絶縁膜に形成されたコンタクトホール を通して、下層配線層と上層配線層とが接続してある半 導体装置であって、

下層配線層の表面には、Si、O、N、(ただし、xは 0を含まない実数、yは0を含む実数、zは0を含まな い実数)で構成される反射防止膜が成膜してあり、この 50 量の変化も、各々変わってくる。この結果、露光、現象

反射防止膜の上に、この反射防止膜の光学条件の変化を 抑止する機能を有する保護膜が成膜してある半導体装

上記保護膜が、上記反射防止膜の成膜 【請求項10】 温度以下の温度で、プラズマTEOS法により成膜され る膜である請求項8に記載の半導体装置。

【請求項11】 上記保護膜が、層間絶縁膜であり、上 記反射防止膜の成膜温度以下の温度で、プラズマTEO S法により成膜される膜である請求項9に記載の半導体 装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 および半導体装置に係り、さらに詳しくは、微細パター ンを良好に、しかも安定して形成することができる半導 体装置の構造および製造方法に関する。

[0002]

【従来の技術】現在、半導体集積回路の研究開発におい て、サブハーフミクロン領域のデザインルールデバイス が研究開発されている。これらデバイス開発において使 用されるフォトリソグラフフィー技術においては、ステ ッパー(縮小投影露光機)と呼ばれる単一波長の光を露 光光源に用いた露光装置が使用されている。

【0003】単一波長で露光を行う場合には、定在波効 果と呼ばれる現象が発生することが広く知られている。 定在波が発生する原因は、レジスト膜内で露光光の多重 干渉が起こることによる。 すなわち、図1に示すよう に、入射光Pと、レジシトPRと基板Sとの界面からの 反射光Rとが、レジスト膜内で干渉を起こすことによ る。その結果として、図2に示すごとく、レジストに吸 収される光量(縦軸)が、レジスト膜厚(横軸)に依存 して変化する。なお、本明細書中、レジストに吸収され る光量とは、レジスト表面での表面反射や、基板での吸 収や、レジストから射出した光などを除いた、レジスト 自体に吸収される光の量を示す。かかる吸収光量が、レ ジストを光反応させるエネルギーとなる。

【0004】なお、図2は、シリコン基板の上にレジス ト膜(XP8843)を成膜し、レジスト膜の膜厚によ る吸収光量の変化を調べた結果である。露光用光として おいては、図3に示すように、基板面には必ず凹凸が存 在する。例えば、ポリシリコン等の凸部Inが存在す る。このため、レジスト膜RPを塗布した際、レジスト 膜の厚さは、段差の上部と下部とで異なることになる。 つまり、凸部In上のレジスト膜厚deazは、それ以外 の部分のレジスト膜厚d፻፲ よりも薄くなる。

【0005】定在波効果は、レジスト膜厚により異なる ことは、前記説明したとうりであり、このため、定在波 効果の影響を受けることによるレジストに吸収される光 .3

後に得られるレジストパターンの寸法が、段差の上部と下部とで異なってしまう。定在波効果のパターン寸法に及ぼす影響は、同一波長、同一開口数のステッパーを用いた場合、パターンが細かければ細かいほど顕著化し、どの種のレジストについても、共通に見られる現象である

【0006】半導体デバイス作製時のフォトリソグラフィー工程におけるレジストパターンの寸法精度は、一般に±5%である。この±5%の寸法精度を達成するためには、定在波効果の低減が必須である。図4にレジスト 10膜内での吸収光量の変動(横軸)に対する、レジストパターンの寸法変動(縦軸)を示す。図4から明らかなように、たとえば0.35 μ mルールのデバイスの作製を行うには、レジスト膜の吸収光量の変動は、レンジ6%以下であることが要求される。

[0007]

【発明が解決しようとする課題】上述した要求にこたえるべく、現在各方面で反射防止技術の検討が精力的に行われている。その結果、反射防止膜が必要不可欠とされている高融点金属シリサイド(たとえばWーSi)、金属(例えばA1-Si)、シリコン系材料(たとえばPoly-Si)上の優れた反射防止材料として、SiC、SiO、Si、O、N、、Si、N、が、本発明者によって、見い出されている。

【0008】デバイス作製時、特に0.35 um以下のデザインルールを有するデバイスにおいては、セルフアラインコンタクト(SAC)法の採用が必須となっている。この技術を用いるには、たとえばW-Siを用いたゲート電極上に、オフセット酸化膜を形成し、該酸化膜上にフォトレジスト層を形成して、半導体マスクバター 30ンをレジストに転写し、転写されたレジストをマスクにして、オフセット酸化膜および高融点金属シリサイド(たとえばW-Si)、シリコン系材料(たとえば、Poly-Si)をエッチングすることにより半導体装置を作製していく。

【0009】高融点金属シリサイド(例えばW-S1)、シリコン系材料(例えば、Poly-S1)上に、半導体マスクパターンを形成する際においては、SiO、,Si、N、,Si、O、N、膜などで構成される反射防止膜を、レジスト膜の下部に成膜することが、微細パターンを形成する上で効果があることは、本発明者によって見い出されている。

【0010】ところが、SiO:, Sir N,, Sir O, N, 膜は、化学量論的に見て、安定な膜ではない。そのため、SiO:, Sir N,, Sir O, N: 膜などの反射防止膜上に、オフセット酸化膜などの膜を成膜し、その上から微細パターンを形成する場合には、オフセット酸化膜などの成膜時に、その成膜温度が高いと、反射防止膜の膜質が変化してしまい(光学条件が変化)、反射防止効果が薄れ、安定して微細パターンを形 50

成することは困難であった。よって早急に、何らかの対 策が必要不可欠である。

【0011】本発明は、上記実情に鑑みてなされ、化学 量論的に不安定な結合を有する反射防止膜の変質を防 ぎ、良好に安定した微細パターンを形成することができ る半導体装置の構造およびその製造方法を提供すること を目的とする。

[0012]

【課題を解決するための手段および作用】本発明では、 1線(365nm)またはそれよりも短波長の光、例え ば1線、KrF, ArFエキシマレーザーを光源に用い て、半導体デバイスを作成する際、化学量論的に不安定 な結合を有する反射防止膜の変質を防ぐために、該反射 防止膜上に、該反射防止膜の酸質を変質させない(光学 条件の変化を抑制する)保護膜を決定し、これにより良 好に安定した微細パターンを形成することができる。

【0013】反射防止膜の決定に際しては、以下の手段を用いた。

われている。その結果、反射防止膜が必要不可欠とされ (I) 任意に定めたある膜厚のレジストの膜厚に対し、 ている高融点金属シリサイド(たとえばW-Si)、金 20 反射防止膜の光学条件(n, k) を連続的に変化させ 属(例えばA1-Si)、シリコン系材料(たとえばP (ただし、反射防止膜の膜厚は固定しておく)た際のレ oly-Si)上の優れた反射防止材料として、Si ジスト膜内で吸収される吸収光量の等高線を求める。

> 【0014】(II)上記(I)で求めた各レジスト膜の 膜厚におけるレジスト内部の吸収光量の等高線の結果に おいて、吸収光量の差が最小になる共通領域を見い出 し、この共通領域により限定される光学条件を、(I) において定めた反射防止膜の膜厚における光学条件 (n, k)とする。

【0015】(III) 反射防止膜の膜厚を変化させて、 2 上記(I), (II) の操作を繰り返し行い、反射防止膜 の各膜厚に対する各最適条件の光学定数(n, k)を求 める。

(IV) 上記 (III) で得られた最適条件の光学定数を有する実際の材質の反射防止膜を見い出す。

【0016】次に、図面を参照して、本発明に用いられる反射防止膜の包括的条件を決定する上記手段(I)~(IV)について、より具体的に説明する。

①定在波効果の極大値問、または極小値間のレジスト膜 厚は、レジストの屈折率をnetとし、露光用光の波長を 40 入とすると、入/4nで与えられる(図5参照)。

【0017】②レジストと下地基板との間に、反射防止 膜ARLを過程して、その膜厚さd₁₇₁,光学定数をn 171,k₁₇₁とする。

③図5におけるある1点(例えば、定在波効果が極大となる膜厚)の膜厚に着目すると、反射防止膜の膜厚さd \mathbf{k} に、を固定して \mathbf{k} に、 \mathbf{k} を変化させた場合、その点におけるレジスト膜の吸収光量は変化する。この変化する軌跡、すなわち吸収光量の等高線を求めると、図6に示すようになる。

【0018】④他の異なったレジスト膜厚dィィについ

て、少なくとも定在波効果を極大もしくは極小にする膜 厚を基準にして、λ/8 nn 間隔で4ケ所に対して、3 を繰り返し行うと、図6に対応した図7~図9が得られ る(図6~図9は、反射防止膜厚を20nmに規定し、 レジスト膜厚を各々985nm、1000nm、101 8 nm、1035 nmとした結果を示す)。以上は、上 記手段(I)に該当する。

【0019】⑤図6~図9の各々グラフの共通領域は、 反射防止膜の特定の膜厚について、レジスト膜厚が変化 しても、レジスト膜内での吸収光量が変化しない領域を 示している。すなわち、上記共通領域は、定在波効果を 最小にする、反射防止効果が最も高い領域である。よっ て、かかる共通領域を見い出す。共通領域を見い出すの は、例えば簡便には、各図(グラフ)を重ね合わせて、 共通領域をとることにより、行うことができる(もちろ ん、コンピュータでの共通領域の検索により行ってもよ い)。これは上記手段(II)に該当する。

【0020】⑥次に、反射防止膜の膜厚dを連続的に変 化させて、上記③④⑤を繰り返す。たとえば最初のステ ップの⑤までは、d=20nmとして操作を行ったとす 20 ると、dを変えて、上記を繰り返し行う。これにより、 定在波効果を最小にするような反射防止膜の膜厚 dırı、光学定数nırı, kırı の条件を特定できる。 これは上記手段(III)に該当する。

【0021】 ⑦上記⑥で特定した反射防止膜の満たすべ き条件(膜厚、光学定数)を満足するような膜の種類 を、露光用光における各膜種の光学定数を測定すること により、見い出す。これは手段(IV)に該当する。上記 手法は、全ての波長、全ての下地基板に対して、原理的 に適用可能である。

【0022】上記(I)~(IV)の手段で、本発明に係 る方法で好適に用いることができる反射防止膜について 検討したところ、単結晶シリコン、多結晶シリコン、ア モルファスシリコン、ドープドポリシリコン等のシリコ ン系膜、またはタングステン、タングステンシリサイド 等の高融点金属シリサイド系膜などの高反射基板上に形 成する反射防止膜として、Sir O, N. 膜またはSi 1 N, 膜が特に適切であることが判明した。

【0023】すなわち、単結晶シリコン、多結晶シリコ ン、アモルファスシリコン、ドープドポリシリコン等の 40 シリコン系膜、またはタングステン、タングステンシリ サイド等の高融点金属シリサイド系膜などの高反射基板 上の反射防止膜としては、n=1.7~2.4、k≤ 0.90 (好ましくは0.1≤k≤0.6) の光学定数 を有する無機膜、特に、SirO,N.膜(水素Hを含 有してもよい)またはSir N, 膜を、20~300n mの膜厚で用いることが好ましいことが判明した。

【0024】たとえば、Sir O, N. 膜(水素Hを含 有する場合があり、Sir O, N.: H膜とも称する) は、200 (A), (B) に示すように、製膜時の条 50 きの層間膜として、膜厚80~200nm程度の酸化膜

件、特にシラン系ガスの流量比に応じて、例えば波長2 48 nmの波長帯において、屈折率の実数部nは、ほぼ 2. 1程度で一定値をとり、屈折率の虚数部kは、シラ ン系ガスの流量比を変化させることにより、任意にコン トロールすることができる。そのため、特定の下地基板 のための反射防止膜として要求される光学定数の値を持

つ反射防止膜を容易に作ることができる。

【0025】たとえば、W-S1基板を下地基板として 用いる場合には、n=2.12、k=0.54、d=2 9 nmの反射防止膜が最適であり、定在波効果を最小限 にすることができる。また、A1-Si基板を下地基板 として用いる場合には、n=2.09、k=0.87、 d=24nmの反射防止膜が最適であり、定在波効果を 最小限にすることができる。SI基板を下地基板として 用いる場合には、n=2. 0、k=0. 55、d=32nmの反射防止膜が最適であり、定在波効果を最小限に することができる。

【0026】これらの条件のSirO,N::H膜を、 反射防止膜として、それぞれタングステンシリサイド 上、アルミシリコン、単結晶シリコン上に成膜し、それ らの定在波効果を、それらを用いない場合に比較して示 した結果を、図11、図12、図13に示す。これら図 11~13に示すように、適切な条件のSi こ〇 , N:: H膜を、反射防止膜として用いることで、定在 波効果を抑制することができ、反射防止効果を達成する ことができる。

【0027】ところが、このSirO,N::H膜は、 製造条件により、光学定数を自由に設定できる反面、化 学量論的に不安定な膜である。たとえば図14に示すF T-IRスペクトル分析から明らかなように、SitO y N.: : H膜を成膜後にアニール処理した場合には、ア ニール温度が500℃以上になると、SirO, N:: H膜の結合状態は、成膜直後の結合状態とは異なってし まっていることが分かる。Sir O, N::H膜の結合 状態が変化すれば、その膜の光学条件も変化してしま い、良好な反射防止効果を維持できなくなるおそれがあ る。

【0028】そこで、化学量論的に不安定な反射防止膜 の保護を図るために、その反射防止膜の上に保護膜を形 成することが考えられる。ところが、どの様な種類の保 護膜であっても良いと言うわけではない。すなわち、保 護膜の成膜時の熱処理により、反射防止膜の光学特性が 変化してはならないからである。

【0029】本発明者の実験により、次のことが判明し た。すなわち、反射防止膜としてのSirO,N::H 膜の結合状態を変えないためには、該膜上に化学量論的 に安定な膜を、Si, O, N:: H膜の成膜温度と同程 度以下の温度で成膜して保護膜として用いれば良い。

【0030】セルフアラインコンタクト技術を用いると

30

を用いる。該膜の光学定数の実数部は、n=1.4~ 1. 7程度である。したがって、Si. O, N.: : H膜 上に、同一成膜装置を用いて、同一成膜温度で、たとえ ばプラズマテオス (P-TEOS) 法による酸化シリコ ン膜を30nm形成し、その後に、層間膜として720 ℃の成膜温度でテオス (LP-TEOS) 法による酸化 シリコン膜を約140nm形成すれば、Sir O , N.:: H膜の変質を防ぐことが可能である。プラズマ テオス法による酸化シリコン膜とテオス法による酸化シ リコン膜とは、光学的にほぼ同等なので、S1.O, N 10 :: H膜の反射防止効果が損なわれることはない。

【0031】すなわち、化学量論的に不安定な結合を有 する反射防止膜の変質を防ぐための保護膜を用いること により、良好に安定したマスクパターンが形成できる。 これにより、上記目的を達成し、本発明を完成させた。 上記目的を達成するために、本発明に係る半導体装置の 製造方法は、下地基板上に、化学量論的に不安定な結合 を有する反射防止膜を形成する工程と、この反射防止膜 上に、この反射防止膜の光学条件の変化を抑止する保護 膜を形成する工程と、この保護膜上に、直接または層間 膜を介して、レジスト膜を形成する工程と、このレジス ト膜をフォトリソグラフィー法により所定のパターンに 加工する工程とを含む。

【0032】上記反射防止膜が、Si. O, N. (ただ し、xは0を含まない実数、yは0を含む実数、zは0 を含まない実数)で構成されることが好ましい。反射防 止膜としてのSir O, N. 膜またはSir N, 膜は、 少なくともシリコンを含むガス系を用いた各種CVD法 により容易に成膜することができる。たとえば、これら 膜は、平行平板型プラズマCVD法、ECRプラズマC VD法、もしくはパイアスECRプラズマCVD法を利 用し、マイクロ波を用いて、シラン系ガスと酸素および 窒素を含むガスと(たとえば $SiH_4+O_2+N_2$)の 混合ガス、またはシラン系ガスと窒素を含むガス(たと えばSiH++N2O)の混合ガスとを用いて成膜する ことができる。また、その際に、バッファガスとして、 アルゴンAェガスなどを用いることができる。

【0033】反射防止膜としてのSirO,N.膜また はSir N, 膜は、レジストをマスクとして、CF,、 CHF3, C2 F6, C4 F8, SF6, S2 F2, N F3系ガスをエッチャントとし、Arを添加してイオン 性を高めたRIEにより、容易にエッチングすることが できる。そのRIEは、約2Pa程度の圧力下で、10 ~100W程度のパワーをかけて行うことが好ましい。 また、RIE時のガスの流量は、特に限定されないが、 5~70SCCMであることが好ましい。

【0034】上記保護膜が、この保護膜上に形成される 層間膜と略同等の光学特性を有する材質、特に無機材で 構成されることが好ましい。保護膜の膜厚は、20~2 00nm程度が好ましい。上記保護膜は、露光用光の波 50 用することができる。

長における屈折率 (n) が1. 4以上1. 7以下の無機 膜で構成され、上記層間膜が、酸化シリコン膜で構成さ れることが好ましい。

【0035】上記保護膜が、プラズマTEOS法または オゾンTEOS法により成膜される膜であることが好ま しい。上記保護膜が、上記反射防止膜の成膜温度以下の 温度で成膜されることが好ましい。具体的には、上記保 護膜が、500℃以下の温度で成膜されることが好まし

【0036】上記反射防止膜と保護膜、もしくは反射防 止膜と保護膜と層間膜は、同一の成膜装置を用いて成膜 されることが望ましい。上記保護膜が、絶縁膜であり、 この保護膜が、層間膜を兼ねることもできる。上記目的 を達成するために、本発明に係る第1の半導体装置は、 MOSトランジスタのゲート電極の上に、Sir O, N にただし、xは0を含まない実数、yは0を含む実 数、2は0を含まない実数)で構成される反射防止膜が 成膜してあり、この反射防止膜の上に、この反射防止膜 の光学条件の変化を抑止する保護膜が成膜してあり、こ の保護膜が、ゲート電極のオフセット酸化膜の少なくと 20 も一部である。

【0037】本発明に係る第2の半導体装置は、下層配 線層と、層間絶縁膜と、上層配線層とを有し、層間絶縁 膜に形成されたコンタクトホールを通して、下層配線層 と上層配線層とが接続してある半導体装置であって、下 層配線層の表面には、SirO, Nr (ただし、xは0 を含まない実数、yは0を含む実数、zは0を含まない 実数)で構成される反射防止膜が成膜してあり、この反 射防止膜の上に、この反射防止膜の光学条件の変化を抑 30 止する機能を有する層間絶縁膜が成膜してある。

[0038]

【実施例】以下、本発明の実施例について、具体的に説 明する。ただし、本発明は、以下の実施例により限定さ れるものではなく、本発明の範囲内で種々に改変するこ とができる。

【0039】 実施例1

この実施例は、本発明をi線(365nm)、またはそ れよりも短波長の光、たとえばi線、KrF, ArFエ キシマレーザーを光源に用いて、高反射基板上に、半導 体マスクパターンを形成する際、化学量論的に不安定な 結合を有する反射防止膜の変質を防ぐために、該反射防 止膜上に該反射防止膜の膜質を変質させない保護膜を用 いることにより、良好に安定したマスクパターンが形成 できるようにした実施例である。

【0040】本実施例の半導体製造方法は、図15に示 すように、たとえばW, W-Si等の高融点金属シリサ イドを用いたゲート電極作成工程に好適に用いることが できる。ただし、本実施例における考え方は、当然基板 種類やレジシト種類や高反射層種類を問わずに好適に適

【0041】図15に示す実施例について詳細に説明す る。図15は、SRAMなどの半導体装置を製造する過 程を示し、半導体基板2上に、NMOSトランジスタの ゲート電極と、PMOSトランジスタのゲート電極とが 形成される。

【0042】半導体基板2としては、たとえばシリコン ウェーハが用いられる。半導体基板2の表面には、素子 分離領域4が形成される。素子分離領域4は、たとえば LOCOS法、トレンチ型素子分離法などにより形成さ れる。素子分離領域4を半導体基板の表面に形成した 後、半導体基板2の表面に、ゲート絶縁膜6を形成す る。ゲート絶縁膜6は、半導体基板2の表面を熱酸化す ることにより成膜され、たとえば酸化シリコンで構成さ れる。

【0043】次に、ゲート絶縁膜の表面に、たとえばC VD法で、ポリシリコン膜8を成膜する。ポリシリコン 膜8の表面には、たとえばCVD法で、タングステンシ リサイド膜10を成膜する。これらポリシリコン膜8お よびタングステンシリサイド膜10は、以下に示す本実 施例の方法でパターン加工され、MOSトランジスタの 20 ゲート電極となる。

【0044】本実施例では、ポリシリコン膜8およびタ ングステンシリサイド膜10を微細パターンに加工する ために、その上に、まず反射防止膜12を成膜する。反 射防止膜12としては、n=1.7~2.4、k≤0. 90 (好ましくは0.1≦k≤0.6) の光学定数を有 するSir O, N:: H膜を、20~300nmの膜厚 で用いる。

【0045】Sir O, Nr: : H膜は、少なくともシリ コンを含むガス系を用いた各種CVD法により容易に成 30 膜することができる。たとえば、この膜は、平行平板型 プラズマCVD法、ECRプラズマCVD法、もしくは パイアスECRプラズマCVD法を利用し、マイクロ波 を用いて、シラン系ガスと酸素および窒素を含むガスと (たとえばSiH、+O₂+N₂)の混合ガス、または シラン系ガスと窒素を含むガス(たとえばSiH。+N 2 O) の混合ガスとを用いて成膜することができる。ま た、その際に、パッファガスとして、アルゴンAェガス などを用いることができる。Sir O, N:: H膜の成 膜時の温度は、特に限定されないが、たとえば350~ 40 400℃である。

【0046】次に、本実施例では、この反射防止膜12 の上に、保護膜14を成膜する。この保護膜14は、本 実施例では、オフセット酸化膜を兼ねており、その膜厚 は、特に限定されないが、たとえば20~200nmで ある。保護膜14は、化学量論的に不安定なSi, O, N.: H膜で構成される反射防止膜12の光学条件の変 化を抑止するための膜であり、たとえば、500℃以下 の成膜温度でCVD法により成膜された酸化シリコン 膜、プラズマTEOS法またはオゾンTEOS法により 50 化を抑止できることは、次に示す実験により明らかにな

成膜された酸化シリコン膜などで構成される。反射防止 膜12と保護膜14とは、同一の成膜装置を用いて成膜

10

することができる。

【0047】その後、本実施例では、オフセット酸化膜 を兼ねた保護膜14の上に、図示省略してあるレジスト 膜をスピンコート法などで成膜し、レジスト膜のフォト リソグラフィー加工を行う。フォトリソグラフィーに用 いる露光用光としては、1線(365nm)、またはそ れよりも短波長の光、たとえばi線、KFF、AFFエ キシマレーザーを用いる。

【0048】レジスト膜の下層側に、高反射性のタング ステンシリサイド膜10が存在することによる定在波効 果は、反射防止膜12により良好に抑制され、高精度で 微細パターンを作成することが可能である。また、反射 防止膜の光学条件は、定在波効果を抑制するように最適 化されており、その光学条件の変化が、オフセット酸化 膜を兼ねた保護膜14により抑制されているので、レジ スト膜に良好な微細パターンを安定して形成することが できる。

【0049】その後、このレジスト膜をマスクとして、 オフセット酸化膜兼保護膜14、反射防止膜12、タン グステンシリサイド膜10およびポリシリコン膜8を順 次エッチング加工すれば、図15に示す状態となる。反 射防止膜12としてのSi.O, N:: H膜は、CHF3 、C₄ F₈ 、CHF₃ 、S₂ F₂ 等の少なくともフッ ソを含むガス系をエッチャントとし、イオン性を高めた RIEにより、容易にエッチングすることができる。

【0050】その後、本実施例では、LDD構造のソー ス・ドレイン領域を形成するために、NMOSトランジ スタ領域およびPMOSトランジスタ領域のそれぞれ に、イオン注入を行い、低濃度の不純物拡散層16を形 成する。その後、保護膜14をオフセット酸化膜とし、 その両側に、絶縁性サイドウォールを形成し、その上か ら、ソース・ドレイン領域形成用のイオン注入を行うこ とで、LDD構造のソース・ドレイン領域が形成され る。その後は、通常のSRAMの製造プロセスに従い、 半導体装置を形成する。

【0051】本実施例では、i線(365nm)または それよりも短波長の光、例えば i 線、KrF, ArFエ キシマレーザーを光源に用いて、半導体装置を作成する 際、化学量論的に不安定な結合を有する反射防止膜12 を用いても、該反射防止膜12上に該反射防止膜12の 膜質を変質させない保護膜14を用いることにより、良 好に安定した微細パターンを形成することができる。ま た、この保護膜14は、オフセット酸化膜としてそのま ま利用することができるので、製造工程が増大すること もない。

【0052】本実施例の保護膜14により、化学量論的 に不安定な結合を有する反射防止膜12の光学条件の変

った。図16に示すように、まず、タングステンシリサ イド基板18上に、Si.O, N,: H膜20を成膜し た。Sir O, N:: H膜20は、パイアスECRプラ ズマCVD法を利用し、マイクロ波(2.45GHz) を用いて、SIH、+〇2 + N2 の混合ガスを用い、パ ッファガスとしてArを用いて成膜した。成膜時の温度 は、360℃であった。成膜時のSi. O, N.: : H膜 20の膜厚は、30nmであった。

*【0053】このSi. O, N.: H膜20の上に、同 一の成膜装置で、420℃の成膜温度で、CVD法によ り、酸化シリコン膜22を170nm成膜した。この多 層膜の膜構造を、分光エリプソメータ(たとえばSOP RA社のELLIシステム)を用いて測定した結果を表 1 に示す。

12

[0054]

【表1】

	護度	膜厚 (mm)
酸化シリコン膜22	-0.022 (ポイド)	170.5
中間膜 2 4	-1.19 (酸化シリコン)	0.00
Si.O,N.:H膜20	-0.060 (ポイド)	80.8

【0055】表1中、濃度とは、酸化シリコン膜22ま たはSir O, N:: H膜20中のポイドの割合、また は中間膜24中の酸化シリコンの割合を示し、マイナス であるほど緻密な膜であることを示す。中間膜24と は、酸化シリコン膜22およびSi.O,N.:H膜2 20 22を720℃のLP-TEOS法で成膜した以外は、 0の界面に形成される混在膜である。また、膜厚とは、 多層膜形成後に測定した膜厚である。

【0056】表1に示すように、上記条件でSi.O, N:: H膜20の上に、酸化シリコン膜22を形成すれ※

※ば、中間膜24はほとんど形成されず、Si、O y N:: H膜20の漠質はほとんど変化せず、その光学 条件が変化しないことが証明された。

【0057】これに対し、図16に示す酸化シリコン膜 上記と同様にして実験を行ったところ、表2に示す結果 が得られた。

[0058]

【表 2 】

凝 度	腹厚 (mm)
0.054 (ポイド)	177. 2
0.488 (酸化シリコン)	3 2. 2
-53.8 (ポイド)	C. 4

【0059】表2に示すように、酸化シリコン膜22を 720℃のLP-TEOS法で成膜した場合には、中間 膜24 (混在膜) が32.2 nm程度形成され、Si. O, N: : H膜20の膜質が大幅に変化し、その光学条 件が変化することが判明した。

【0060】このことは、前記図14に示すFT-IR スペクトル分析の結果からも予測がつくものであり、反 射防止膜としてのSi.O,N.:H膜の上に成膜され る保護膜としては、500℃以下の温度で成膜されるこ とが好ましい。

実施例2

本実施例では、図17, 18に示すように、第1配線層 30と第2配線層32とをコンタクトホール34を通し て接続する配線構造に、本発明を適用している。

【0061】本実施例では、図17に示すように、第1 層間絶縁膜36の上に、第1配線層30となる導電層を 成膜する。この第1配線層となる導電層は、特に限定さ れないが、たとえばタングステンシリサイドである。こ の第1配線層30となる導電層の上に、まず、本実施例 に係る反射防止膜38を成膜する。

【0062】反射防止膜38としては、n=1.7~ 2. 4、 $k \le 0$. 90 (好ましくは0. $1 \le k \le 0$.

6) の光学定数を有するSir O, N:: H膜を、20 ~300nmの膜厚で用いる。Sir O, N:: : H膜 は、少なくともシリコンを含むガス系を用いた各種CV D法により容易に成算することができる。たとえば、こ の膜は、平行平板型プラズマCVD法、ECRプラズマ CVD法、もしくはバイアスECRプラズマCVD法を 利用し、マイクロ波を用いて、シラン系ガスと酸素およ 40 び窒素を含むガスと(たとえばSiH、+O2+N2) の混合ガス、またはシラン系ガスと窒素を含むガス(た とえばSIH、+N:O)の混合ガスとを用いて成膜す ることができる。また、その際に、パッファガスとし て、アルゴンAェガスなどを用いることができる。S1 1 O, N:: H膜の支護時の温度は、特に限定されない が、たとえば350~400℃である。

【0063】次に、本実施例では、この反射防止膜38 の上に、保護膜40を或膜する。この保護膜40の膜厚 は、特に限定されないが、たとえば20~200nmで 50 あるが、本実施例では、その上に後述する層間膜42が

形成されることから、 $20\sim50$ n m程度に薄くても良い。保護膜 40 は、化学量論的に不安定なS i. O, N : :H膜で構成される反射防止膜 38 の光学条件の変化を抑止するための膜であり、たとえば、500 で以下の成膜温度でCVD法により成膜された酸化シリコン膜、プラズマTEOS法またはオゾンTEOS法により成膜された酸化シリコン膜などで構成される。反射防止膜 38 と保護膜 40 とは、同一の成膜装置を用いて成膜することができる。

【0064】その後、本実施例では、保護膜40の上に、図示省略してあるレジスト膜をスピンコート法などで成膜し、レジスト膜のフォトリソグラフィー加工を行う。フォトリソグラフィーに用いる露光用光としては、1線(365nm)、またはそれよりも短波長の光、たとえば1線、KrF, ArFエキシマレーザーを用いる

【0065】レジスト膜の下層側に、高反射性のタングステンシリサイド膜などで構成される第1配線層30となる導電膜が存在することによる定在波効果は、反射防止膜38により良好に抑制され、高精度で微細パターン 20を作成することが可能である。また、反射防止膜の光学条件は、定在波効果を抑制するように最適化されており、その光学条件の変化が、保護膜40により抑制されているので、レジスト膜に良好な微細パターンを安定して形成することができる。

【0066】その後、このレジスト膜をマスクとして、保護膜40、反射防止膜38および第1配線層30となる導電層を順次エッチング加工すれば、所定の微細パターンに加工された第1配線層30を得る。その後、本実施例では、第1層間絶縁膜36および保護膜40の上に、第2層間絶縁膜42を成膜する。第2層間絶縁膜42は、特に限定されないが、保護膜40と略同等の光学定数を有する無機膜であることが好ましく、たとえばLPーTEOS法により成膜される酸化シリコン膜で構成される。この第2層間絶縁膜42の膜厚も特に限定されないが、たとえば80~200nm程度である。

【0067】次に、本実施例では、この第2層間絶縁膜42の上に、レジスト膜44をスピンコート法などで成膜し、レジスト膜44のフォトリソグラフィー加工を行う。フォトリソグラフィーに用いる露光用光としては、1線(365nm)、またはそれよりも短波長の光、たとえば1線、KrF, ArFエキシマレーザーを用いる。

【0068】レジスト膜44の下層側に、高反射性のタングステンシリサイドなどで構成される第1配線層30が存在することによる定在波効果は、反射防止膜38により良好に抑制され、高精度で微細パターン46を作成

14

することが可能である。また、反射防止膜38の光学条件は、定在波効果を抑制するように最適化されており、その光学条件の変化が、保護膜40により抑制されているので、仮に第2層間絶縁膜42が500℃以上の条件で成膜されていたとしても、レジスト膜44に良好な微細パターン46を安定して形成することができる。

【0069】その後、このレジスト膜44をマスクとして、図18に示すように、第2層間絶縁膜42、保護膜40および反射防止膜38を順次エッチング加工し、微10 細パターンのコンタクトホール34を高精度で形成する。その後は、コンタクトホール34に入り込むように、第2配線層32を成膜し、第2配線層32と第1配線層30とを接続する。

【0070】本実施例では、i線(365nm)またはそれよりも短波長の光、例えばi線、KrF, ArFエキシマレーザーを光源に用いて、半導体装置を作成する際、化学量論的に不安定な結合を有する反射防止膜38を用いても、該反射防止膜38上に該反射防止膜38の膜質を変質させない保護膜40を用いることにより、良好に安定した微細パターンを形成することができる。

【0071】また、本実施例の保護膜40を用いることで、その上に、層間絶縁膜42を500℃以上の温度で成膜しても、化学量論的に不安定な結合を有する反射防止膜38の光学条件の変化を抑止できることは、次に示す実験により明らかになった。

【0072】図19に示すように、まず、タングステンシリサイド基板48の上に、反射防止膜としてのSi、O,N、: H膜50を成膜した。Si、O,N、: H膜50は、パイアスECRプラズマCVD法を利用し、マイクロ波(2.45GHz)を用いて、SiH4+O2+N2の混合ガスを用い、パッファガスとしてArを用いて成膜した。成膜時の温度は、360℃であった。成膜時のSi、O,N、: H膜50の膜厚は、30nmであった。

【0073】このSi. O, N. : H膜50の上に、同一の成膜装置で、360℃の成膜温度で、プラズマTE OS法により、保護膜としてのP-TEOS酸化シリコン膜52を、30nm成膜した。その後、層間絶縁膜として、低圧(LP)TEOS法により、720℃の成膜温度で、LP-TEOS酸化シリコン膜54を、140nm成膜した。

【0074】この多層膜の膜構造を、分光エリプソメータ(たとえばSOPRA社のELLIシステム)を用いて測定した結果を表3に示す。

[0075]

【表3】

農皮		
-0.022 (ポイド)	140	
-0.001 (ポイド)	3 0	
-0.005 (P-TEOS)	0. 1	
0.003 (ポイド)	3 1. 0	
	-0.022 (ポイド) -0.001 (ポイド) -0.005 (P-TEOS)	

【0076】表3中、濃度とは、TEOS酸化シリコン 膜54、P-TEOS酸化シリコン膜52またはSi. 6中のP-TEOS酸化シリコンの割合を示し、マイナ スであるほど緻密な膜であることを示す。中間膜56と は、P-TEOS酸化シリコン膜52およびSirOr N:: H膜50の界面に形成される混在膜である。ま た、膜厚とは、多層膜形成後に測定した膜厚である。

【0077】表3に示すように、上記条件でSi. O, N: : H膜50の上に、P-TEOS酸化シリコン膜5 2およびTEOS酸化シリコン膜54を形成すれば、中 間膜56はほとんど形成されず、Si.O,N.:H膜 50の膜質はほとんど変化せず、その光学条件が変化し ないことが証明された。

【0078】また、図19に示すように、上述した条件 で、タングステンシリサイド基板48上に、反射防止膜 としてのSi, O, N,: H膜50、P-TEOS酸化 シリコン膜52およびLP-TEOS酸化シリコン膜5 4を形成し、その上にレジスト膜を載せた場合の定在波 効果を図20の曲線Bに示す。また、反射防止膜として のSir O, N.: H膜50が設けられない場合の定在 波効果を図20の曲線Bに示す。図示するように、定在 波効果をかなり低減できることが確認された。

【0079】なお、図20に示すシミュレーション実験 では、露光用光としては、KrF(波長入=248n m)を用いた。レジスト膜としては、XP8843を用 い、そのniiおよびkiiは、それぞれ1、80および 0.011と仮定した。また、タングステンシリサイド 基板のnおよびkは、それぞれ1.93および2.73 と仮定した。 また、Sir O, N:: H膜のnおよび kは、それぞれ2.12および0.54と仮定した。ま た、LP-TEOS酸化シリコン膜およびP-TEOS 酸化シリコン膜のnおよびkは、それぞれ1.52およ 40 び0と仮定した。

【0080】実施例3

上記実施例1においては、図15に示すオフセット酸化 膜を保護膜14で構成したが、本実施例では、オフセッ ト酸化膜を、保護膜と層間膜との積層膜構造に構成する 以外は、実施例1と同様にして、半導体装置を製造し た。

【0081】保護膜は、20~100nmの膜厚を有 し、500℃以下の成膜温度でCVD法により成膜され た酸化シリコン膜、プラズマTEOS法またはオゾンT 50 にして半導体装置を製造した。

EOS法により成膜された酸化シリコン膜などで構成し た。また、層間膜は、80~200nm程度の膜厚を有 O, N: : H膜50中のポイドの割合、または中間膜5 10 し、保護膜と略同等の光学定数を有する無機膜であるこ とが好ましく、たとえばLP-TEOS法により成膜さ れる酸化シリコン膜で構成した。

16

【0082】実施例4

本実施例では、上記実施例1~実施例3で示した、反射 防止膜としてのS 1.O, N:: H膜を、以下の手法に より成膜した以外は、実施例1~3で示した半導体装置 の製造方法と同様にして半導体装置を製造した。

【0083】すなわち、本実施例では、平行平板型プラ ズマCVD法、ECRプラズマCVD法、もしくはパイ アスECRプラズマCVD法を利用し、マイクロ波 20 (2. 45GHz) を用いて、SiH(+O2+N2の 混合ガス、もしくはSiH、+N2 〇の混合ガスを用い て、Si, O, N,: H膜を成膜した。

【0084】実施例5

本実施例では、上記実施例1~実施例3で示した、S1 , O, N:: H膜を、以下の手法により成膜した以外 は、実施例1~3で示した半導体装置の製造方法と同様 にして半導体装置を製造した。

【0085】すなわち、本実施例では、平行平板型プラ 30 ズマCVD法、ECRプラズマCVD法、もしくはパイ アスECRプラズマCVD法を利用し、マイクロ波 (2. 45GHz) を用いて、SiH++O2+N2の 混合ガス、もしくはSiH4 +N2 Oの混合ガスを用 い、パッファガスとしてArを用い、Sir O, N:: H膜を成膜した。

【0086】実施例6

本実施例では、上記実施例1~実施例3で示した、Si . O, N.:H膜を、以下の手法により成膜した以外 は、実施例1~3で示した半導体装置の製造方法と同様 にして半導体装置を製造した。

【0087】すなわち、本実施例では、平行平板型プラ ズマCVD法、ECRCVD法、もしくはパイアスEC RプラズマCVD法を利用し、SiH4 +O2 +N2 の 混合ガス、もしくはSiH、+N2 Oの混合ガスを用い て、SirO,N::H膜を成膜した。

【0088】実施例7

本実施例では、上記実施例1~実施例3で示した、S1 , O, N:: H膜を、以下の手法により成膜した以外 は、実施例1~3で示した半導体装置の製造方法と同様 【0089】すなわち、本実施例では、平行平板型プラズマCVD法、ECRプラズマCVD法、もしくはパイアスECRプラズマCVD法を利用し、SiH $_4$ +O2+N2の混合ガス、もしくはSiH $_4$ +N2Oの混合ガスを用いて、バッファガスとしてArを用い、Si.O、N、: H膜を成膜した。

【0090】実施例8

本実施例では、実施例 $1\sim3$ で示した、反射防止膜としてのSiO, N, : H 漢の代わりに、Si, N, を用い、それを、以下の手法により成膜した以外は、実施例 $1\sim3$ と同様にして、半導体装置を製造した。

【0091】すなわち、本実施例では、反射防止膜を、平行平板型プラズマCVD法、ECRプラズマCVD法、もしくはパイアスECRプラズマCVD法を利用し、マイクロ波(2.45GHz)を用いて、S1H、+NH。混合ガス、もしくはSiH2 C12+NH3 混合ガスを用いて成膜した。

【0092】実施例9

本実施例では、実施例 $1\sim3$ で示した、反射防止膜としてのSirO, Nr: H 膜の代わりに、SirN, を用 20 い、それを、以下の手法により成膜した以外は、実施例 $1\sim3$ と同様にして、半導体装置を製造した。

【0093】すなわち、本実施例では、反射防止膜を、平行平板型プラズマCVD法、ECRプラズマCVD法をU、もしくはパイアスECRプラズマCVD法を利用し、マイクロ波($2.45\,\mathrm{GHz}$)を用いて、 $S\,\mathrm{IH}$ 、 $+O_2$ 混合ガス、もしくは $S\,\mathrm{IH}_2$ C $12+\mathrm{NH}$ 、混合ガスを用い、パッファガスとしてArを用いて成膜した。

【0094】実施例10

本実施例では、実施例 $1\sim3$ で示した、反射防止膜としてのSirO, N: : H 膜の代わりに、SirN, を用い、それを、以下の手法により成膜した以外は、実施例 $1\sim3$ と同様にして、半導体装置を製造した。

【0095】すなわち、本実施例では、反射防止膜を、 平行平板型プラズマCVD法、ECRプラズマCVD法、もしくはパイアスECRプラズマCVD法を利用 し、SiH、+O2 混合ガス、もしくはSiH2 C12+NH3 混合ガスを用いて成膜した。

【0096】 実施例11

本実施例では、実施例 $1\sim3$ で示した、反射防止膜としてのSirO, N, : H膜の代わりに、SirN, を用い、それを、以下の手法により成膜した以外は、実施例 $1\sim3$ と同様にして、半導体装置に微細パターンを形成した。

【0097】すなわち、本実施例では、反射防止膜を、 平行平板型プラズマCVD法、ECRプラズマCVD 法、もしくはパイアスECRプラズマCVD法を利用 し、SIH、+O2 混合ガス、もしくはSIH2 C12 +NH、混合ガスを用い、パッファガスとしてArを用 いて成膜した。

[0098]

【発明の効果】以上説明してきたように、本発明の半導体装置の製造方法によれば、1線(365nm)またはそれよりも短波長の光、例えば1線、KrF、ArFエキシマレーザーを光源に用いて、半導体デバイスを作成する際、化学量論的に不安定な結合を有する反射防止膜を用いても、該反射防止膜上に該反射防止膜の膜質を変質させない保護膜を用いることにより、良好に安定した10 微細パターンを形成することができる。

18

【0099】すなわち、本発明によれば、段差構造を有し、かつ半導体マスクパターンが微細なものであっても、反射防止効果と無機マスク機能とを兼ね備える無機膜、特にSirOrNr: H膜を用いることにより、工程数を増加させることなく、安定したマスクパターンを配線層上に良好に形成できる。

【図面の簡単な説明】

【図1】図1はレジスト膜内での光の干渉を示す概略図 である。

20 【図2】図2はシリコン基板上の定在波効果を示す図である。

【図3】図3は段差による定在波効果への影響を推定する図である。

【図4】図4は吸収光量の変動とパターン寸法変動との 関係を示すグラフである。

【図5】図5はシリコン基板上の定在波効果を示す図である。

【図6】図6は反射防止膜の膜厚を固定して、光学定数 n, kを変化させた場合の吸収光量の等高線を示す図で 30 ある。

【図7】図7は他の異なったレジスト膜厚について、図6と同様な吸収光量の等高線を示す図である。

【図8】図8は他の異なったレジスト膜厚について、図6と同様な吸収光量の等高線を示す図である。

【図9】図9は他の異なったレジスト膜厚について、図6と同様な吸収光量の等高線を示す図である。

【図10】図10 (A), (B) は製造条件を変化させた場合のSi.O, N. の光学定数の変化を示すグラフである。

(図11) 図11はタングステンシリサイド下地基板上に、Si.O,N.: H膜を成膜た場合の反射防止効果を示す図である。

【図12】図12はアルミシリコンシリサイド基板上に S1. O, N.: H膜を成膜した場合の反射防止効果を示す図である。

【図13】図13はシリコン基板上にSi.O,N.:H膜を成膜した場合の反射防止効果を示す図である。

【図14】図14はSi、O、N、: H膜をアニールした場合のFT-IRスペクトル分析図である。

+NH,混合ガスを用い、パッファガスとしてAr を用 50 【図15】図15は本発明の一実施例に係る半導体装置

の製造過程を示す要部断面図である。

【図16】図16は保護膜の効果を確かめる実験例を示す概略図である。

【図17】図17は本発明の他の実施例に係る半導体装置の製造過程を示す概略断面図である。

【図18】図18は図17に示す工程の続きの工程を示す概略断面図である。

【図19】図19は保護膜の効果を確かめる実験例を示す概略図である。

【図20】図20は反射防止膜および保護膜を積層させ 10 た場合の定在波効果を示すグラフである。


【符号の説明】

2… 半導体基板

4 … 素子分離領域


[図1]

レジスト膜内での光の干渉



[図3]

段差の影響



6… ゲート絶縁膜

8… ポリシリコン膜

10… タングステンシリサイド膜

20

12… 反射防止膜

14… 保護膜(オフセット酸化膜)

30… 第1配線層

32… 第2配線層

34… コンタクトホール

36… 第1層間絶縁膜

38… 反射防止膜


40… 保護膜

42… 第2層間絶縁膜

44… レジスト膜


【図2】

定在波効果




λ = 248nm X P 8843/Si npR = 1.802, kpR = 0.0107 ng; = 1.5717, kg; = 3.583

【図16】




[図4]

吸収光量の変動とパターン 、 寸法変動との関係



[図11]

Simulated ARL performance of SiOxNy:H film for W-Si substrate.



(Calculation condition)

Calculation condition;

Photoresist: n=1.80, k=0.01


SiO2: n=1.52, k=0, d=170nm

SiOxNy:H: n=2.12, k=0.54, d=29nm

WSI: n=1.93, k=2.73

[図5]


定在波効果(Si上):



条件 レプスト: XP6843(n=1.802,k=0.0107) 基板: Si (n=1.572,k=3.583) 入 68.8nm ただしゅ1.802。 入・248nm


【図6】


或るレジスト膜厚について反射防止膜 ARLの膜厚を固定して neri、keriを変化させた場合のレジスト膜の吸収光量の変化の軌跡



レジスト痕厚 985nm 反射防止膜厚 20nm 【図7】


[図8]






レジスト機厚 ICOOnm 反射防止機厚 2Onm

他の異なったレジスト膜厚についての軌跡




レジスト旗写 IOI8 nm 反射防止膜厚 20nm

[⊠ 1 0]
Spectroscopic optical constants of SiOxNy:H film.



[図9]


他の異なったレジスト膜厚についての執跡



レジスト**東厚 IO35nm** 反射防止膜厚 20am


【図13】

Si基板上の Si x Oy Nz腰,Si x N y腹(32nm)の反射防止効果




XP8843/SixOyNz.SixNy(32nm)/Si nSixOyNz = 2.0 kSixOyNz = 0.55 [図12]

Simulated ARL performance of SiOxNy:H film for Al-Si substrate.




(Calculation condition)
Photoresist: n=1.80, k=0.01 |
SiOcNy:H: n=2.09, k=0.87, d=24 nm
Al-SI : n=0.089, k=2.354


【図17】




【図14】




【図15】




【図19】



【図18】



[图20]



計算条件:Photoresist:n=l.80。k=0.011

SIO2 : LP-TEOS 140nm / P-TEOS 30nm .共に n=L52 . k=O SiOxNy(Hz): n=2.12 , k=0.54 , d=29nm

WSi : n=1.93, k=2.73